## PATENT ABSTRACTS OF JAPAN



(11)Publication number:

06-012069

(43)Date of publication of application: 21.01.1994

(51)Int.CI.

G10H 1/00 G10H 1/02 G10K 15/12

H04S 1/00

(21)Application number: 05-035862

(71)Applicant: YAMAHA CORP

(22)Date of filing:

24.02.1993

(72)Inventor: ICHIKI TETSUJI

(30)Priority

Priority number: 04 51898

Priority date: 10.03.1992


Priority country: JP

#### (54) DIGITAL SIGNAL PROCESSOR

## (57)Abstract:

PURPOSE: To enable high-speed processing even when the use efficiency of a computing element is high and the plural kinds of different processing are performed.

CONSTITUTION: This device is provided with selectors 51–54 for selecting data to be supplied to the respective input terminals of a full adder 57 and a multiplier 58, filter and reverberate registers 55 and 56 to write/read the added result of the full adder 57, and delay elements D1–D9 and 3D to delay data interposed suitably between these filters just for prescribed time. The selection of the selectors 51–54 and the write/read of the filter register 55 and reverberate register 56 are controlled by control programs corresponding to arithmetic. The plural control programs are provided corresponding to arithmetic and perform control so as not to execute the different kinds of arithmetic at the same timing in the full adder 57 and the multiplier 58.



### **LEGAL STATUS**

[Date of request for examination]

26.03.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2565073

[Date of registration]

03.10.1996

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-12069

(43)公開日 平成6年(1994)1月21日


(51)Int.Cl. <sup>5</sup> G 1 0 H 1/00 1/02 G 1 0 K 15/12	識別記号 C	庁内整理番号 8622-5H 8622-5H	FI	技術表示箇所
H 0 4 S 1/00	. <b>D</b>	8421-5H		
•		7227-5H	G 1 0 K	15/ 00 B
			:	審査請求 未請求 請求項の数1(全 22 頁)
(21)出顯番号	特願平5-35862		(71)出願人	000004075 ヤマハ株式会社
(22)出願日	平成5年(1993)2月	<b>124</b> ⊟		静岡県浜松市中沢町10番 1 号
			(72)発明者	·
(31)優先権主張番号	特願平4-51898			静岡県浜松市中沢町10番1号 ヤマハ株式
(32)優先日	平4(1992)3月10日	]		会社内
(33)優先権主張国	日本(JP)		(74)代理人	弁理士 志賀 正武 (外2名)
				•
		•		

## (54)【発明の名称】 ディジタル信号処理装置

## (57)【要約】

【目的】 演算器の使用効率が高く、複数の異なる処理 を行なう場合でも高速に処理すること。

【構成】 全加算器 5 7 および乗算器 5 8 の各入力端へ供給するデータを選択するセレクタ 5 1~5 4 と、全加算器 5 7 による加算結果の書込・読出を行なうフィルタレジスタ 5 5 , リバーブレジスタ 5 6 と、これらの間に適宜介挿されデータを所定時間だけ遅延させる遅延素子D1~D9, 3 D とを備える。演算に対応する制御プログラムによって、セレクタ 5 1~5 4 の選択およびフィルタレジスタ 5 5 , リバーブレジスタ 5 6 の書込・読出が制御される。制御プログラムは、演算毎に対応して複数設けられ、全加算器 5 7 および乗算器 5 8 において異なる演算が同一のタイミングで行われないように制御している。



I

#### 【特許請求の範囲】

【請求項1】 複数の制御プログラムを記憶する第1の 記憶手段と、

前記第1の記憶手段から少なくとも2以上の制御プログラムを順次読み出し可能な読出手段と、

### 複数の演算器と、

前記読出手段により読み出された制御プログラムに基づき、前記演算器の各入力端へ供給するデータを選択する複数の選択器と、

前記読出手段により読み出された制御プログラムに基づ 10 き、前記演算器による演算結果データの書込・読出を行なう第2の記憶手段と、

前記第2の記憶手段、前記演算器および前記選択器の間 に介挿され、データを所定時間だけ遅延させる複数の遅 延手段とを具備することを特徴とするディジタル信号処 理装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、例えば、電子楽器等によって生成されたディジタル楽音信号に対して、複数の効果を同時に付加する効果付加装置に用いて好適なディジタル信号処理装置に関する。

#### [0002]

【従来の技術】従来のディジタル信号処理装置としては、特に、電子楽器等に用いられるディジタル信号処理装置としては、例えば、特公平1-19593号公報に記載されている効果付加装置がある。この装置は、乗算器および加算器等の複数の演算器から構成され、生成したディジタル楽音信号に対して、コーラス、フランジャー等の変調効果や、残響(リバーブ)効果を付加するものである。そして、この装置は、ディジタル楽音信号に対して、1サンプリング周期内において、例えば変調効果を付加した後にリバーブ効果を付加するようにしている。すなわち、この装置では、処理が順次直列的に実行されていた。

#### [0003]

【発明が解決しようとする課題】しかしながら、この効果付加装置では、演算器が、一方の効果を付与するための演算を行なっている間では、他方の効果を付与するための演算を行なうことができないので、演算器の待ち時間が多くなり、演算器の使用効率が悪い、という問題があった。また、この装置では、多数の異なる処理を行なうようにした場合、処理が直列的に行われるために、処理時間が長くなる、という問題もあった。この発明は上述した問題に鑑みてなされたもので、その目的とするところは、演算器の使用効率が高く、複数の異なる処理を行なう場合でも高速に処理することが可能なディジタル信号処理装置を提供することにある。

#### [0004]

【課題を解決するための手段】この発明は上述した問題 50

を解決するために、複数の制御プログラムを記憶する第1の記憶手段と、前記第1の記憶手段から少なくとも2以上の制御プログラムを順次読み出し可能な読出手段と、複数の演算器と、前記読出手段により読み出された制御プログラムに基づき、前記演算器の各入力端へ供給するデータを選択する複数の選択器と、前記読出手段により読み出された制御プログラムに基づき、前記演算器による演算結果データの書込・読出を行なう第2の記憶手段と、前記第2の記憶手段と、前記演算器および前記選択器の間に介揮され、データを所定時間だけ遅延させる複数の遅延手段とを具備することを特徴としている。

#### [0005]

【作用】この発明によれば、演算器への入力データは、遅延手段によるデータの遅延と、演算毎に対応する制御プログラムに基づく選択器の選択と第2の記憶手段における演算結果の書込・読出とによって、混在することなく供給されるので、異なる演算結果を時分割に算出することが可能となる。したがって、複数の異なる処理を並列的に行なうことができるので、処理速度の高速化が可能になり、しかも、制御プログラムによっては、演算器の使用効率を100%とすることができる。

#### [0006]

【実施例】以下、図面を参照してこの発明による一実施例について説明する。この実施例のディジタル信号処理装置は、電子楽器におけるフィルタ処理とリバーブ効果付加処理とを行なう効果付加装置として用いられている。

## 【0007】A:実施例の全体構成

図1は、この実施例のディジタル信号処理装置を用いた 電子楽器の構成を示すプロック図である。この図におい て、1は鍵盤回路であり、鍵盤(図示せず)の各鍵に対 応したスイッチ等から構成され、演奏者が操作する鍵盤 の押離を検出して、キーが押下されていることを示す信 号キーオンKONや、押下されたキーの音高を示す信号 キーコードKC等を生成する。2は発音割当回路であ り、鍵盤回路1において押下された鍵に相当する楽音信 号を、音源部4のどのチャンネルから発生させるかの割 り振り処理を行う。3は音色パラメータ供給部であり、 発音すべき楽音に関する各種パラメータを供給する。こ の音色パラメータ供給部3は、例えば、後述する音色情 報Aから音色(ピアノ音、オルガン音、ヴァイオリン音 など)を示す音色コードNTC、およびこの音色コード NTC以外の音色に関する情報を示す音色パラメータを 生成する。4は音源部であり、0~31chの32チャ ンネルにて時分割動作し、各チャンネルにおいてディジ タルの楽音信号をそれぞれ生成する。この音源部4で は、発音割当回路2により割り振られたチャンネルがキ ーコードKCや、音色コードNTC等の情報に基づく楽 音信号を生成し、演算部5に供給する。

【0008】一方、6は操作パネルであり、図示しない

20

音色選択スイッチ、フィルタ特性やリバーブ効果のパラ メータ等を設定する複数の操作子から構成され、これら の設定情報を設定部7に供給する。操作部7は、この設 定情報に基づき操作パネル6の音色選択スイッチで選択 された音色を示す音色情報Aを生成するとともに、この 設定情報に基づき操作パネル6のパラメータを設定する 操作子の設定状態に応じた演奏データを生成し、演算動 作指示信号発生部10に供給する。フィルタ選択部8 は、操作パネル6で選択された音色に応じた最適なフィ ルタ処理を行なうために、設定部7からの音色情報Aに 基づき、フィルタ処理を制御する制御プログラムの読出 に必要なアドレス信号を生成して、演算動作指示信号発 生部10に供給する。これは、例えば、操作パネル6で 選択可能な音色のそれぞれに対応して演算動作指示信号 発生部10に記憶された複数に制御プログラムのうちの 所定の制御プログラムの先頭アドレスを記憶しておくよ うにすればよい。同様に、リバーブ選択部9は、設定部 7からの音色情報Aに基づき、リバーブ効果付加処理を 制御するための制御プログラムの読出に必要なアドレス 信号を生成して、演算動作指示信号発生部10に供給す

【0009】演算動作指示信号発生部10は、演算部5における演算動作を制御するものである。なお、演算動作指示信号発生部10の詳細構成については後述する。演算部5は、音源部4によって生成された32ch分の楽音信号に対して各々フィルタ処理を、また、パンニング回路13から供給されるL信号およびR信号に対して各々リバーブ効果付加処理を、それぞれ時分割にて並列的に行なうものである。なお、この演算部5の詳細については後述する。

【0010】次に、演算部5にてフィルタ処理が各々施 された32ch分の楽音信号は、それぞれEG部11に 供給される。EG部11は、エンベロープ波形を生成 し、入力した楽音信号に乗算することによって楽音信号 のレベルを時間的に変化させるものであり、この出力信 号をアキュムレータ12に供給する。すなわち、アキュ ムレータ12には、エンベロープ波形が各々乗算された 32 c h 分の楽音信号が供給される。アキュムレータ1 2に供給された32ch分の楽音信号は、一旦、累算さ れてパンニング回路13に供給される。このパンニング 回路13は、左右スピーカから発音すべき音に出力差を 持たせることによって音に立体感を与えるものであり、 入力信号をステレオのL信号およびR信号に分離して、 演算部5に供給する。該L信号およびR信号は、演算部 5において各々リバーブ効果が付加され、D/A変換部 14においてアナログ信号にそれぞれ変換される。そし て、これらアナログ信号は、異なる2つのスピーカ15 を介し、この電子楽器の出力として各々発音される。

【0011】A-1:演算動作指示信号発生部10の構成

次に、演算動作指示信号発生部10の詳細な構成について図2を参照して説明する。この図に示すように、フィルタ選択部8(図1参照)によって生成されたアドレス信号は、フィルタパラメータ供給部201および読出制御回路211に供給される。フィルタパラメータ供給部201 は、アドレス信号および音色情報Aからフィルタ処理に用いられるパラメータFLT-Q、FLT-fC およびアドレスFLT-adを生成し、これらの値をキーオンKONに同期して変化させて、演算部5(図1参照)に供給する。これらパラメータについて説明すると、パラメータFLT-Qはフィルタの共振値を示し、パラメータFLT-fc はフィルタのカットオフ周波数を示し、また、アドレスFLT-ad

【0012】一方、221は、フィルタ処理に対応した制御プログラムP11、P12、……を複数記憶しているフィルタ処理制御信号メモリである。この制御プログラムP11~は 演算部5のフィルタ処理における各種セレクタの選択と各種レジスタの読出・書込とを時分割制御するものである。読出制御回路211は フィルタ選択部8からのアドレス信号に対応する制御プログラムを順次読み出す。

は、フィルタ処理の演算において必要な遅延を実現する

ためのアドレス信号を示すものである。

【0013】同様に、図1におけるリバーブ選択部9によって生成されたアドレス信号は、リバーブパラメータ供給部202および読出制御回路212に供給される。このリバーブパラメータ供給部202は、アドレス信号、演奏データおよび音色情報Aから、リバーブ効果のパラメータREV-COEF、REV-VOLおよびアドレスREV-adを生成し、演算部5に供給する。これらパラメータについて説明すると、パラメータREV-COEFはリバーブ演算係数を示し、パラメータREV-VOLはリバーブ出力の大きさを示し、また、アドレスREV-adは、リバーブ演算において必要な遅延を実現するためのアドレス信号を示すものである。

【0014】一方、222は、リバーブ処理に対応した制御プログラムP21、P22、……を複数記憶しているリバーブ効果付加処理制御信号メモリである。この制御プログラムP21~は、演算部5のリバーブ効果付加処理における各種セレクタの選択と各種レジスタの読出・書込とを時分割制御するものである。読出制御回路212は、リバーブ選択部8からのアドレス信号に対応する制御プログラムを順次読み出す。図1における演算部5は、読出制御回路211、212によって読み出された制御プログラムにしたがって制御される。

【0015】A-2:演算部5の構成

次に、演算部5について図3を参照して説明する。演算部5は、入力端子FILT-IN に供給された楽音信号に対しフィルタ処理を施すとともに、入力端子REV-INに供給された楽音信号に対してリバーブ効果を付加するものであり、この図に示すように、セレクタ51~54、フィル

タレジスタ55、リバーブレジスタ56、全加算器57 および乗算器58から構成される。前述のように、セレクタ51~54の選択制御およびフィルタレジスタ55、リバーブレジスタ56の読出・書込制御は、演算動作指示信号発生部10(図1および図2参照)によって行われる。そして、フィルタレジスタ55およびリバーブレジスタ56における読出・書込時のアドレスは、該制御タイミングにおいて、それぞれ、フィルタパラメータ供給部201からのアドレスFLT-adおよびリバーブパラメータ供給部201からのアドレスREV-adによって指定される。また、この図において、D1~D9は1クロックの遅延時間を有する遅延素子であり、3Dは3クロックの遅延時間を有する遅延素子である。なお、1クロックとは、この電子楽器のサンプリング周期Tの1/256の期間に相当するものである(詳細は後述する)。

【0016】演算部5の詳細構成について説明する。まず、入力端子FILT-INに供給された楽音信号はセレクタ52の入力端Bに供給される。セレクタ52の選択結果は遅延素子D1を介し全加算器57の入力端Aに供給される。全加算器57の加算結果は、遅延素子D2を介して、出力端子FILT-OUTから図示しないラッチ回路を介してEG部11(図1参照)にフィルタ処理が施された楽音信号として出力され、あるいは出力端子REV-OUTから、L信号およびR信号を各々ラッチするための2つのラッチ回路(図示省略)を介して、D/A変換部14(図1参照)にリバーブ効果が付加された楽音信号とし

(図1参照)にリバーブ効果が付加された楽音信号として出力されるとともに、次に述べる入力端に各々供給される。すなわち、これら入力端は、セレクタ51の入力端A、セレクタ52の入力端C、遅延素子D3を介した同セレクタの入力端D、セレクタ53の入力端B、遅延 30素子D4を介したフィルタレジスタ55のデータ入力端、および遅延素子D5を介したリバーブレジスタ56のデータ入力端である。なお、全加算器57による加算結果は、常にEG部11あるいはD/A変換部14に出力されるわけではなく、後述する制御プログラムによる動作においてフィルタ処理およびリバーブ効果付加処理が実行されるタイミングにおいてのみ、遅延素子D2の遅延結果が図示せぬラッチ回路によってラッチされる。そして、EG部11あるいはD/A変換部14が、所定のタイミングでラッチ回路によってラッチされたデータ 40を取り込んでそれぞれにおいて所定の処理を行なう。

【0017】一方、セレクタ54の入力端A、B、CおよびDには次に述べる信号が供給されている。すなわち、これら信号は、パラメータFLT-Q、FLT-fc、REV-COEFおよびパラメータREV-VOLである。セレクタ54の選択結果は、遅延素子D6を介し、乗算器58の乗算係数として供給される。そして、セレクタ53の選択結果は、乗算器58においてセレクタ54の選択結果と乗算される。この乗算結果は遅延素子3Dにて3クロックだけ遅延して、セレクタ51の入力端Bに供給されるとと

もに、増幅器OPにて+6dB増幅されて同セレクタの入力端 Cに供給される。

【0018】セレクタ51の選択結果は、EX-ORゲート 群59 の一方の入力端に供給される。また、EX-ORゲー ト群59 の他方の入力端には、各ビットがすべて

「0」あるいは「1」である加減算制御信号SUBが、演算動作指示信号発生部10(図1参照)から供給されている。すなわち、EX-ORゲート群59は、セレクタ51による選択結果の各ビットと加減算制御信号SUBの各ビットとの排他的論理和を出力する。そして、該論理和は、遅延素子D6を介して全加算器57の入力端Bに供給される。一方、加減算制御信号SUBの内の1ビット信号は、遅延素子D7を介してキャリ(桁上信号)として全加算器57に入力される。これにより、全加算器57は、加減算制御信号SUBの各ビット値が「0」の場合に入力端(A+B)の加算処理を行う一方、各ビット値が「1」の場合に入力端(A-B)の減算処理を行うようになっている。

【0019】一方、入力端子REV-INのL、R信号は、セレクタ53の入力端Aに供給される。また、フィルタレジスタ55から読み出されたデータは、遅延素子D8を介して、セレクタ52の入力端Aおよびセレクタ53の入力端Cに供給され、また、リバーブレジスタ56から読み出されたデータは、遅延素子D9を介してセレクタ53の入力端Dに供給される。フィルタレジスタ55およびリバーブレジスタ56の各々には、それぞれ読出・
書込時のアドレスを示すアドレスFLT-adおよびREV-adが、図2におけるフィルタパラメータ供給部201、リバーブパラメータ供給部202から供給される。

【0020】このように構成される演算部5は、ディジタルフィルタおよびリバーブ効果付加回路のブロック図を時分割にて構築する。すなわち、演算部5は、音源部4(図1参照)の各チャンネルによって生成された32ch分の楽音信号に対して各々フィルタ処理を施し、同時に、パンニング回路13(図1参照)において分離されたL、R信号に対して所定のリバーブ効果を付加するものである。

【0021】A-2-1:ディジタルフィルタの構成次に、演算部5において時分割に構築されるディジタルフィルタの構成について図4を参照して説明する。図4は、このディジタルフィルタの構成を示すプロック図である。この図において、 $S_1 \sim S_4$ は加算器、 $M_1 \sim M_3$ は各々乗算係数を $K_1 \sim K_3$ とする乗算器である。この乗算係数 $K_1 \sim K_3$ の値によってフィルタのQ値およびカットオフ周波数が決定される。また、 $R_1$ ,  $R_2$ の各々は遅延部であり、この電子楽器のサンプリング周期Tの遅延時間を有する。この遅延部 $R_1$ ,  $R_2$ は、演算部5におけるフィルタレジスタ55へのアドレス操作によって実現される(詳細は後述する)。

50 【0022】まず、ディジタルフィルタの入力信号 x

(t) (tは各サンプリング周期に対応する番号O、 1、2……を示す)は、加算器SIにおいて乗算器M3の 乗算結果し」と加算され、さらに、この加算結果し2は、 加算器S2において遅延部R1の遅延結果と加算される。 そして、加算器S2の加算結果L3は、乗算器M1 におい て係数KIが乗算されて、この乗算結果L4は、加算器S 3 に減算入力端(一)に供給される。加算器S3の加算 結果L5は、乗算器M2において係数K2が乗算され、こ の乗算結果L6は、加算器S4の一方の入力端に供給され るとともに、遅延部R1を介して加算器S3の加算入力端 10 夕は次のように表すことができる。

\*で、加算器S4の加算結果L1は、このディジタルフィル タによってフィルタ処理を付加された出力信号X(t) として出力されるとともに、加算器 S4 の他方の入力端 および加算器 S2の他方の入力端に各々遅延部 R2を介し て帰還されている。

【0023】このように構成されたディジタルフィルタ において、加算器S3 の加算結果をy(t)とすると、 遅延部Ri、R2の遅延結果は、各々y(t-1)、X (t-1) と表すことができ、さらに、各部の出力デー

## (+) および乗算器M3 の入力端に供給される。そし \*

- ① 乗算器M3の乗算結果 L1 = K3・y (t-1) ····· (A1)
- ② 加算器 Siの加算結果 L2 = Li+x (t) ····· (A2)
- ③ 加算器S2の加算結果 L3 = L2+X(t-1) ····· (A3)
- ④ 乗算器MIの乗算結果 L4 = K1・L3 ····· (A4)
- 加算器S3の加算結果 L5 = y (t)

$$= y (t-1) - L_4 \cdots (A5)$$

- 乗算器M2の乗算結果 L6 = K2・y (t) = K2・L5…… (A6)
- ⑦ 加算器 S4の加算結果 L1 = X(t)

$$= L_6 + X (t-1) \cdots (A7)$$

【0024】A-2-2:リバーブ効果付加回路の構成

次に、演算部5において時分割に構築されるリバーブ効 果付加回路の構成について図5を参照して説明する。図 5は、このリバーブ効果付加回路の構成を示すブロック 図である。この図に示すように、リバーブ効果付加回路 は、大別すると、初期反射音形成部60と後部残響音形 成部61とから構成される。この初期反射音形成部60 は、シュミレートしようとする残響特性の前半部分を示 す初期反射音を形成するものである。これに対し、後部 残響音形成部61は、初期反射音に続きシュミレートし ようとする残響特性の後半部分を示す後部残響音を形成 するものである。

【0025】この図おいて、KC1~KC24の各々は、 その入力信号に係数C1~C24をそれぞれ乗算する乗算 器、T1~T1は、それぞれ加算結果をTC1~TC1とす る加算器である。また、DM1~DM3は、所定の遅延時 間を有する遅延部である。遅延部DMI~DM3は、それ ぞれ一種のシフトレジスタであり、書き込まれたデータ をアドレスが増える方向に、サンプリング周期T毎に順 次移動させる。したがって、遅延部DMI では、加算結 果TC1をアドレスA1 に書き込み、所定時間経過した 後にアドレスA2~A10 にて読み出すことによって、加 算結果TC1に対してそれぞれ所定時間遅延した遅延デ ータDC2~DC10を生成することができる。同様に、 遅延部DM2, DM3では、それぞれ加算結果TC5, T C6をアドレスA11, A15に書き込み、所定時間経過し た後にアドレスA12~A14, A16~A18にて読み出すこ とによって、加算結果TC5, TC6に対して所定時間遅 延した遅延データDC12~DC14, DC16~DC18をそ れぞれ生成することができる。なお、この詳細な説明に 50 方の入力端に供給される。また、入力データE2には乗

ついては後述する。

【0026】ところで、図5に示すリバーブ効果付加回 路のプロック図は、図6に示す演算ユニット70~76 に分解することができる。そして、これら演算ユニット 70~76の演算をサンプリング周期T内に実行するこ とによって、リバーブ効果付加処理を行なうことができ る。ここで、演算ユニット72~76における加算結果 TC1~TC4は、リバーブレジスタ56 (図5参照) に 一時的に記憶されるものであり、加算結果TC5~TC7 は、遅延データを生成する目的で該レジスタに記憶され るものである。また、演算ユニット70~72におい て、入力が「×」になっている場合には、何も入力され ないが、対応する乗算器の出力が「0」となるように、 該乗算器には係数「0」が供給される。

【0027】これら図6に示す演算ユニット70~76 は、さらに、次に述べる2つの演算ユニットAあるいは Bのどちらか一方に分けることができる。図7(1)は 演算ユニットAの構成を示すプロック図であり、図6に おける演算ユニット70~74の一般形を示すものであ る。同様に、同図(2)は演算ユニットBの構成を示す ブロック図であり、図6における演算ユニット75、7 6の一般形を示すものである。これら演算ユニットA、 Bを、演算部5 (図3参照) が演算ユニット70~76 に対応して順次実行することによって、図5のリバーブ 効果付加回路を等価的に構築することができる。

【0028】ここで、演算ユニット70~74に対応し た演算ユニットAの構成について説明する。図7(1) に示すように、入力データE1には乗算器M4において係 数K4が 乗算され、この乗算結果L11は 加算器S5の一

算器M5において係数K5が乗算され、この乗算結果L12 は 加算器 S5 の他方の入力端に供給される。次に、加算 器S5において乗算結果L⑴、L12同士が加算され、こ の加算結果 L13 は加算器 S6 の一方の入力端に供給され る。入力データE3には乗算器M6において係数K6 が乗 算され、この乗算結果 L14 は加算器 S6 の他方の入力端 に供給される。加算器 S6 において加算結果 L13 と乗算 結果L14とが加算され、この加算結果L15は加算器S7 の一方の入力端に供給される。入力データ E4には乗算 器M1において係数K1が乗算され、この乗算結果L16 は加算器S1の他方の入力端に供給される。そして、加 算器S1において加算結果L15と乗算結果L16とが加算 され、この加算結果Li7は出力データFiとして出力さ れる。すなわち、入力データE1~E4には、各々乗算器 M4~M7において係数K4~K7が各々乗算されて、これ ら乗算結果の和が出力データF1となる。

【0029】ところで、図7(1)に示す演算ユニットAの各データは、図6に示す演算ユニット70~74においては、それぞれ異なるデータに対応する。例えば、演算ユニットAにおける各データは、演算ユニット70では次のように対応する。すなわち、入力データ $E_1$ は L信号に対応し、入力データ $E_2$ ,  $E_3$  は加算結果T C1, T C3に対応し、また入力データ $E_4$  は「 $\times$ 」(前述したように何も入力されない)に対応する。加算結果 T C1, T C3は、リバーブレジスタ56に一時的に記憶されているので、必要なタイミングで読み出される。そして、出力データ $E_1$  はL出力に対応し、リバーブ効果の付加されたL信号としてD/A変換部(図1参照)に供給される。

【0030】同様に、演算ユニットAにおける各データは、演算ユニット71では次のように対応する。すなわち、入力データE1 はR信号に、入力データE2, E3は加算結果TC2, TC4に、また入力データE4 は「 $\times$ 」にそれぞれ対応する。そして、出力データF1はR出力に対応し、D/A変換部(図1参照)に供給される。

【0031】同様に、演算ユニットAにおける各データは、演算ユニット72~74では次のように対応する。すなわち、演算ユニットAにおける入力データE1は、演算ユニット72~74では、それぞれL信号、遅延データDC2、DC3に、入力データE2はそれぞれR信号、遅延データDC4、DC5に、入力データE3はそれぞれ「×」、遅延データDC6、DC7に、また入力データE4はそれぞれ「×」、遅延データDC8、DC9に対応する。遅延データDC2~DC9は、リバーブレジスタ56(図3参照)から所定のアドレスを指定することによって、読み出され、供給される。また、演算ユニットAにおける出力データF1は、演算ユニット72~74では、それぞれ加算結果TC7、TC1、TC2に対応し、これらはリバーブレジスタ56に所定のアドレスに書き込まれる。

10

【0032】次に、演算ユニット75,76に対応した演算ユニットBの構成について説明する。図7(2)に示すように、入力データE5には、乗算器M8において係数K8が乗算され、この乗算結果L18が加算器S8の一方の入力端に供給される。また、入力データE6には、乗算器M9において係数K9が乗算されて加算器S8の他方の入力端に供給される。そして、加算器S8において乗算結果L18、L19同士が加算され、この加算結果L20が出力データF2として出力される。同様に、入力データE1、E8は、各々乗算器M10、M11において係数K10、K11が各々乗算され、さらに、加算器S9において乗算結果L21、L22が加算されて、この加算結果L23が出力データF3として出力される。

【0033】演算ユニットBにおける入力データE5~ E8は、図6に示す演算ユニット75では、それぞれ遅延データDC10, DC14, DC10, DC18に対応し、演算ユニット76では、それぞれ遅延データDC12, DC16, DC13, DC11に対応する。これら遅延データは、それぞれリバーブレジスタ56における所定のアドレスから読み出される。また、演算ユニットBにおける出力データF2, F3は、演算ユニット75では加算結果TC5, TC6に、また、演算ユニット76では加算結果TC3、TC4にそれぞれ対応しており、これら加算結果TC3~TC6は、それぞれリバーブレジスタ56における所定のレジスタに書き込まれる。

【0034】次に、リバーブレジスタ56の読出/書込時における動作と、遅延部DM1, DM2, DM3による各遅延データDC2~DC10, DC12~DC14, DC16~DC18の生成原理とを説明する。図5における加算結30 果TC1は、遅延部DM1のアドレスA1に書き込まれる。これは、図3におけるリバーブレジスタ56に指定されるアドレスREV-adの内容が「A1」であることを示している。すなわち、図6における演算ユニット72の加算結果TC1は、リバーブレジスタ56においてアドレスA1に書き込まれる。同様に、演算ユニット75による加算結果TC5, TC6も、それぞれリバーブレジスタ56においてアドレスA11、A15に書き込まれる。

【0035】次に、アドレスA1に書き込まれた加算結果TC1は、演算ユニット73~75における遅延デークタDC2~DC10としてアドレスA2~A10から読み出される。このとき、アドレスA1とアドレスA2~A10との関係は、それぞれ、

 $A_2 = A_1 + d_2,$ 

A3 = A1 + d3,

•••••

 $A_{10} = A_1 + d_{10},$ 

とする。リバーブレジスタ56はシフトレジスタであり、サンプリング周期T毎にアドレスが増える方向に記憶しているデータをシフトする。すなわち、アドレスA50 1に書き込まれた加算結果TC7は、1サンプリング周期

11

後にはアドレス (A1+1) に移動している。

[0036] Lたがって、アドレスA2 (=A1+d2) で読み出される遅延データDC2は、加算結果TC7を、 d2×(サンプリング周期T)

だけ遅延させたデータとなる。同様に、遅延データDC 3~DC10は、それぞれ加算結果TC1を、

(d3, d4, ……, d10)×(サンプリング周期T) だけ遅延させたデータとなる。遅延部DM2, DM3に関 しても遅延原理は、DMIと同一である。なお、リバー プレジスタ56は、通常のRAMをアドレス操作するこ とにより構成される疑似的なシフトレジスタであっても 良い。この場合、リバーブレジスタ56の最終アドレス 値をサンプリング周期T毎に「1」ずつ減算するカウン タを設け、このカウント結果に前述のアドレスAI~A 10 を加算して用いる。これによって、みかけ上では同 ーアドレスに書込/読出を行なっているようでも、実際 のアドレスは、サンプリング周期毎に移動することにな

【0037】一方、演算ユニット73, 74, 76 (図 6参照) による加算結果TC1, TC2, TC3, TC 4は、一時記憶するためにリバーブレジスタ56に書き 込まれる。ここで、アドレスREV-adに与えるアドレスを それぞれA19, A20, A21, A22とする。加算結果TC 1~TC4は、それぞれアドレスA19~A22にて書き込ま れた後に、同一サンプリング期間内において同一アドレー スA19~A22から読み出せば同一の加算結果を遅延させ ずに読み出すことができる。ただし、これは、同一のサ ンプリング周期の間において書込、読出の順で行なう場 合である。読出、書込の順で行なう場合には、読み出さ れたデータは、1サンプリング周期前に書き込まれたデ ータとなるが、リバーブ処理の場合においては支障はな い。

【0038】同様に、フィルタレジスタ55は、シフト レジスタあるいはRAMによる疑似的なシフトレジスタ から構成されており、その読出/書込時の動作について も、リバーブレジスタ56の動作と同様である。

【0039】B: 実施例の動作

次に、上述した実施例の動作について説明する。

B-1:電子楽器の動作

上述した電子楽器において鍵盤の鍵が押下されると、鍵 盤回路1は、押鍵されたキーに対応するキーオンKON およびキーコードKCを生成し、発音割当回路2に供給 する。次に、発音割当回路2は、音源部4において発音 割当の可能な空きチャンネル、すなわち、発音待機の状 態となっているチャンネルを順次サーチする。このと き、発音割当回路2は、空きチャンネルがサーチされた 場合には、該チャンネルに対して楽音信号を発生するよ うに、キーオンKONおよびキーコードKCを供給する 一方、空きチャンネルがサーチされない場合には、発音 12

に空きチャンネルとして (トランケート処理)、該チャ ンネルに対して現在の発音を急速に減衰させる (ダンプ 処理)ように指示した後に、キーオンKONおよびキー コードKCを供給する。ここで、キーオンKONはEG 部11にも供給される。

【0040】また、音色パラメータ供給部3は、音色情 報Aから設定された音色に対応する様々な音色パラメー タを生成して音源部4およびEG部11に供給する。そ して、音源部4において発音割当回路2によって割り当 てられたチャンネルは、供給された音色パラメータに対 応する音色の、キーコードKCに対応する音高の楽音信 号を、キーオンKONの立ち上がりから生成する。この ようにして、音源部4では32チャンネル分の異なる楽 音信号が生成される。

【0041】一方、操作パネル6は、その操作子の設定 情報を設定部7に供給する。設定部7は、この設定情報 から音色番号を示す音色情報Aを生成して、音色パラメ ータ供給部7、フィルタ選択部8、リバーブ選択部9お よび演算動作指示信号発生部10に供給する。また、設 20 定部7は、操作パネル6からの設定情報に基づいて、演 奏データを生成して、演算動作指示信号発生部10に供 給する。そして、フィルタ選択部8およびリバーブ選択 部9は、音色情報Aに基づいて各々読み出すべき制御プ ログラムのアドレス信号を生成する。

【0042】すなわち、フィルタ選択部8は、音色情報 Aによって複数のフィルタ用制御プログラムP11, P 12, ……から読み出すべき制御プログラムを決定し、 さらに、制御クロックにしたがって該制御プログラムの アドレスを「1」ずつ更新する。ここで、制御クロック は、1つの制御プログラムの大きさが256ステップと すると、サンプリング周期Tの1/256の周期毎に供 給される。つまり、1つの制御プログラムのサイクル が、1サンプリング周期で完了する。同様に、リバーブ ・選択部9は、音色情報Aによって複数のリバーブ用制御 プログラム P 21, P 22, ……から読み出すべき制御プ ログラムを決定するとともに、制御クロックにしたがっ て該制御プログラムのアドレスを「1」ずつ更新する。 【0043】図2において、フィルタパラメータ供給部 201 は、アドレス信号に対応し、音色情報Aおよび演 奏データに基づいて、フィルタのQ値およびそのカット オフ周波数をそれぞれ決定するフィルタパラメータFLT-Q. FLT-fc を順次供給するとともに、アドレスFLT-adを 順次供給する。これらフィルタパラメータFLT-Q、FLT-f c およびアドレスFLT-adは、決定されたフィルタ用制御 プログラムの読み出しに同期して供給され、各チャンネ ル毎の係数K1~K3および遅延分R1, R2 (図4参照) に対応するように供給される。同様に、リバーブパラメ ータ供給部202は、アドレス信号に対応し、音色情報 Aおよび演奏データに基づくリバーブパラメータREV-CO が最も進んでいるチャンネルを選択して、これを強制的 50 EF、REV-VOLを順次供給するとともに、アドレスFLT-ad

を順次供給する。これらリバーブパラメータREV-COEF、 REV-VOLおよびアドレスFLT-adは、決定されたリバーブ 用制御プログラムの読み出しに同期して供給され、係数 K4~K11および遅延部DM1~DM3 (図7参照) に対 応するように供給される。

【0044】図1に戻り、音源部4によって生成された 32チャンネルの楽音信号の各々には、演算部5におい て対応する前述のフィルタパラメータに基づくフィルタ 処理がそれぞれ施された後に、EG部11においてエン ベロープ波形がそれぞれ乗算される。これら乗算された 信号は、アキュムレータ12において一旦1つの信号に **累算された後に、パンニング回路13において、ステレ** オのためのL信号およびR信号に分離される。そして、 これらL信号およびR信号は、演算部5において今度は 図5で示されるリバーブ効果が付加される。次に、D/ A変換部14においてアナログ信号に変換されて、スピ ーカ15を介して外部へと発音される。

#### 【0045】B-2:演算部5の動作

次に、演算部5の動作について説明する。この演算部5 では、前述のように、音源部4により生成された各チャ ンネルの楽音信号に対するフィルタ処理と、パンニング 回路13により分離されたL, R信号に対するリバーブ 効果付加処理とが、電子楽器の1サンプリング周期T内 において時分割的に実行される。図8は、サンプリング・ 周期T内において実行される、各チャンネルのフィルタ 処理の制御プログラムとリバーブ効果付加処理の制御プ ログラムとを示す概念図である。

【0046】この図に示すように、この実施例ではサン プリング周期 Tが、さらに32等分したブロックに分割 される。これらブロックには、それぞれ先頭から0~3 1までの番号が付与されている。0~31chの楽音信 号への各フィルタ処理は、3ブロックの期間において、 順次1ブロックずつ遅延して行われる。すなわち、0 c hの楽音信号に対するフィルタ処理は、0~2ブロック の期間において行われ、n(nは0~31の整数) ch の楽音信号に対するフィルタ処理は、 (n-1) chの 処理に対して1ブロックずつ遅延して行われる。

【0047】同様に、リバーブ効果付加処理における各 演算ユニット70~76の処理は、3ブロックの期間に おいて、順次1ブロックずつ遅延して行われる。すなわ ち、リバーブ効果付加処理では、まず、演算ユニットA を用いた演算ユニット70の処理が、0~2ブロックの・ 期間において行われ、次に、演算ユニット71の処理 が、演算ユニット70の処理に対して1プロック遅延し て行われ、以下、同様に、演算ユニットAを用いた演算 ユニット74の処理が、演算ユニット73に対して1ブ ロック遅延して行われる。次に、演算ユニットBを用い た演算ユニット75の処理が、演算ユニット74の処理 に対して1ブロック遅延して行われ、演算ユニット76 の処理が演算ユニット75に対して1ブロック遅延して 50 ち、図4における遅延部R1、R2は、図3におけるフィ

14

行わる。なお、この図では、サンプリング周期T内に行 われるリバーブ効果付加処理の演算ユニットの処理数は 32個となるが、この実施例では説明便宜上リバーブ効 果付加処理を簡略化したため、実際に実行されるのは、 前述した演算ユニット70~76の7個である。

【0048】そして、サンプリング周期Tでは、連続す る32ブロックから成る制御プログラムが実行される。 この制御プログラムは、0~31 c h の楽音信号に対す るフィルタ処理と演算ユニット70~76の演算処理と が、3ブロックの期間において順次1ブロックずつずら して重ねられている形態で実行される。

【0049】B-2-1:ディジタルフィルタの動作説 明。

次に、演算部5におけるディジタルフィルタの構築動作 について、0 c h チャンネルの楽音信号にフィルタ処理 を施す動作を例にとって説明する。図9(a)は、図8 における0 c h の楽音信号に対するフィルタ処理を示す 具体的な制御プログラムを、タイムテーブルとして表し たものであり、詳細には演算部5におけるセレクタ51 ~54の選択とフィルタレジスタ55の制御とを示す。 なお、全加算器57の加算タイミングと乗算器58の乗 算タイミングは、制御プログラムとは無関係であるが、 説明の便宜上併せて記した。

【0050】この図に示すように、0chチャンネルの 楽音信号へのフィルタ処理を示す制御プログラムは、3 ブロックから構成されており、各ブロックには、0~2 までの番号が順次付与されている。 さらに1つのブロッ クは、8つのステップから構成されている。各ステップ はクロックの1周期毎に実行されるので、サンプリング 周期1Tでは、256 (=32ブロック×8クロック) ものステップを有する制御プログラムが実行される。す なわち、サンプリング周期1Tでは、256ものクロッ クを供給することによって、制御プログラムが実行され ることとなる。これらクロックには、1ブロック毎に0 ~7までの番号が順次付与されている。以下説明の便宜 上、例えば、1プロック目の、クロック番号が5のよう なクロックをクロック1-5と呼ぶことにする。

【0051】図3に示す演算部5は、図9(a)に示す タイムテーブルにしたがって、次に述べる各動作①~⑦ を実行し、図4におけるディジタルフィルタの各演算結 果L1~L7を求める。

## ① 乗算結果L1 の算出

まず、図9(a)に示すようにクロック0-3におい て、フィルタパラメータ供給部201 (図2参照) から アドレスFLT-adが読出アドレスとして供給され、遅延部  $R_1$  (図4参照) の遅延データであるv(t-1) が、 フィルタレジスタ55から読み出される。このデータッ (t-1)は、現在時刻tよりも1サンプリング周期前 に遅延部R1 として書き込まれたものである。すなわ

ルタレジスタ55を用いて実現されるものであり、書き 込んだデータを周期1T後に読み出すことによって、デ ータが1サンプリング周期Tだけ遅延させられる。該デ ータy (t-1)は、図3に示すように遅延素子D8 に よって1クロック遅延するので、クロック0-4におい てセレクタ53に供給される。

【0052】次に、クロック0-4 (図9 (a) 参照) においてセレクタ53は入力端Cを選択する。これによ り、乗算器58にはデータy(t-1)が供給される。 一方、クロック0-3において、セレクタ54は入力端 Aを選択する。この入力端Aに供給されるデータは、図 4における係数K3 に相当し、クロック0-3において フィルタパラメータ供給部201から供給されるパラメ ータFLT-Qである。該データは、遅延素子D6を介して クロック0-4において乗算器58に供給される。した がって、クロック0-4において乗算器58には、デー タy (t-1) と係数K3とが供給されることになるの で、式(A1)に示す乗算結果L1が算出されることな る。次に、乗算結果L1 は、遅延素子3Dおよび増幅器 OPを順次介してセレクタ51の入力端Cに供給される。 つまり、乗算結果LIはクロック0-7において+6dB増 幅されて同セレクタ51の入力端Cに供給される。

## 【0053】② 加算結果L2 の算出

図9(a)に示すようにクロック0-7において、セレ クタ51は入力端Cを選択する一方、セレクタ52は入 力端Bを選択する。セレクタ51の選択によって、乗算 結果L1は、EX-ORゲート群59 および遅延素子D6を順 次介して全加算器57の入力端Bに供給される。また、 入力端子FILT-INに供給される信号は、デジタルフィル タの入力信号x(t)であり、セレクタ52の選択によ 30 って、遅延素子DIを介して全加算器57の入力端Aに 供給される。ここで、乗算結果LIおよび入力信号x (t)は、各々遅延素子D6、D1を介するので、クロッ

ク1-0において全加算器57に供給される。したがっ て、式(A2)に示す加算結果L2 が算出される。

## 【0054】③ 加算結果L3 の算出

次に、図9 (a) に示すようにクロック1-1において セレクタ51は入力端Aを選択する。このとき、同セレ クタの入力端Aには、クロック1-0において全加算器 57によって算出された加算結果L2 が、遅延素子D2 によって1クロック遅延して供給されている。これによ り、加算結果L2がEX-ORゲート群59および遅延素子D 6 を介して全加算器57の入力端Bに供給される。-方、クロック1-0において、フィルタレジスタ55か らサンプリング周期の1周期前に書き込まれた遅延部R 2 のデータX (t-1) が読み出される。このデータ は、遅延素子Da によって1クロック遅延するので、ク ロック1-1においてセレクタ52の入力端Aに供給さ れる。クロック1-1においてセレクタ52は入力端A を選択するので、データX(t-1)が遅延素子D」を 50 延部R $_1$ のデータ $_Y$ ( $_t$ )として書き込まれる。

介して全加算器57の入力端Aに供給される。つまり、 加算結果L2 およびデータX(t-1)は、各々遅延素 子D6、D1を介するので、クロック1-2において全加 算器57に供給される。これにより、式(A3)に示す加 算結果L3が算出される。

16

### 【0055】④ 乗算結果L4 の算出

次に、図9(a)に示すようにクロック1-3において セレクタ53は入力端Bを選択する。このとき、同セレ クタの入力端Bには、クロック1-2において全加算器 57によって算出された加算結果L3 が、遅延素子D2 によって1クロック遅延して供給されているので、該加 算結果が乗算器58に供給されることになる。一方、ク ロック1-2においてセレクタ54は入力端Bを選択す る。この入力端Bに供給されるデータは、図4における 係数Kiに相当し、クロック1-2においてフィルタパ ラメータ供給部201 から供給されるパラメータFLT-fc である。該データは、遅延素子D6 を介してクロック1 -3において乗算器58に供給される。したがって、ク ロック1-3において乗算器58には、加算結果L3と 係数K1とが供給されるので、式(A2)に示す乗算結果 L4 が算出されることとなる。この乗算結果L4 は、遅 延素子3Dを介して出力されるので、クロック1-6に おいてセレクタ51に供給される。

## 【0056】⑤ 加算結果Ls の算出

次に、図9(a)に示すようにクロック1-6において セレクタ51は入力端Bを選択するので、乗算結果L4 は、EX-ORゲート群59および遅延素子D6を介して全 加算器57の入力端Bに供給される。このとき、加減算 制御信号SUB の各ビットはすべて「1」であるので、全 加算器57では入力端 (A-B) の減算処理が行われ る。また、乗算結果L4は遅延素子D6を介するので、ク ロック1-6から1クロック遅延して、すなわち、クロ ック1-7において全加算器57に供給される。一方、 図9 (a) に示すようにクロック1-5においてフィル タレジスタ55から遅延部RI のデータy (t-1) が 再度読み出され、クロック1-6においてセレクタ52 は入力端Aを選択する。データy (t-1)は、遅延素 子D8 およびD1 を順次に介するので、クロック1-5 から2クロック遅延して、すなわち、クロック1-7に 40 おいて全加算器57の入力端Bに供給される。

【0057】したがって、クロック1-7において全加 算器57には、乗算結果L4 とデータy (t-1)とが 供給されるので、式 (A5) に示す加算結果L5 が算出さ れる。この加算結果L5は、遅延素子D2を介して出力さ れるので、クロック2-0においてセレクタ53に供給 され、また、遅延素子D4 を介するので、クロック2-1においてフィルタレジスタ55のデータ入力端に供給 される。このとき、図9 (a) 示すように、フィルタレ ジスタ55には、加算結果L5 が現在時刻 t における遅

【0058】ここで、y(t)として書き込まれたデー タは、クロック0-3および1-5において1サンプリ ング周期遅延したデータy (t-1) として読み出され るが、フィルタレジスタ55はシフトレジスタとして動 作しているので、書込アドレスと読出アドレスとは同一 である。すなわち、クロック0-3, 1-5および2-1において、フィルタパラメータ供給部201から供給 されるアドレスFLT-adは、その内容が同一のものとな る。これは、前述したように、書込と読出との順序が逆 であることに起因する。

#### 【0059】⑥ 乗算結果L6 の算出

次に、図9(a)に示すようにクロック2-0において セレクタ53は入力端Bを選択する。このとき、同セレ クタの入力端Bには前述のように、加算結果L5が供給 されているので、該加算結果が乗算器58に供給される ことになる。一方、クロック1-7において、セレクタ 5 4 は入力端Bを選択する。これにより、該入力端にフ ィルタパラメータ供給部201から供給されるパラメー タFLT-fcは、遅延素子D6を介してクロック2-0にお いて乗算器58に供給される。該パラメータは、図4に おける係数K2に相当する。

【0060】したがって、クロック2-0において乗算 器58には、加算結果L5と係数K2とが供給されるの で、式 (A6) 乗算結果 L6 が算出されることになる。こ の乗算結果L6 は、遅延素子3Dを介するので、クロッ ク2-3においてセレクタ51に供給される。

## 【0061】⑦ 加算結果L7 の算出

次に、図9(a)に示すようにクロック2-3において セレクタ51は入力端Bを選択する一方、セレクタ52 は入力端Aを選択する。このとき、セレクタ51には乗 算結果L。が供給されているので、該乗算結果は、EX-O Rゲート群59および遅延素子D6を介して全加算器57 の入力端Bに供給される。すなわち、乗算結果L6 はク ロック2-4において全加算器57の入力端Bに供給さ れることになる。一方、図9 (a) に示すようにクロッ ク2-2においてフィルタレジスタ55からレジスタR 2 のデータX (t-1) が再度読み出される。このデー タは遅延素子D8 を介するので、クロック2-3におい てセレクタ52の入力端Aに供給される。このとき、セ レクタ52は該入力端を選択しているので、データX (t-1) が遅延素子DI を介して、クロック2-4に おいて全加算器57の入力端Aに供給されることにな . る。したがって、クロック2-4において全加算器57 には、乗算結果L6とデータX(t-1)が供給される ことになるので、式 (A7) に示す加算結果 L1 が算出さ れる。

【0062】この加算結果L1は、遅延素子D2を介する ので、クロック2-5において出力端子FILT-OUTから出 力されるとともに、遅延素子D4 を介するので、クロッ

18

に供給される。このとき、図9 (a) 示すように、フィ ルタレジスタ55には加算結果L1が、新たな遅延部R 2のデータX(t)として書き込まれる。

【0063】ここで、X(t)として書き込まれたデー タは、クロック1-0および2-2において1サンプリ ング周期遅延したデータx(t-1)として読み出され るが、この場合も、前述のy(t)と同様の理由、すな わち、書込と読出との順序が逆である、という理由か ら、書込アドレスと読出アドレスとは同一である。すな わち、クロック1-0, 2-2および2-6において、 フィルタパラメータ供給部201から供給されるアドレ スFLTーadは、その内容が同一のものとなる。このよう に、図9(a)に示す制御プログラムによる演算部5の 制御によって、Ochの楽音信号に対するフィルタ処理 がクロックローのからクロック2-7の期間において行 われる。

【0064】次に、1chの楽音信号に対するフィルタ 処理は、図8に示すように、0 c h の処理に対して1ブ ロック遅延して行われる。以下同様に、nchの楽音信 号に対するフィルタ処理は、(n-1) chに対して1 ブロックずつ遅延して行われる。この結果、例えば、図 8におけるブロック番号2の期間では、0~2chの楽 音信号のフィルタ処理が同時進行で行われるが、後述す るように、各処理の演算結果は、干渉することなく算出

【0065】フィルタ処理制御メモリ221 に記憶され る制御プログラムは、図9 (b) に示すように同図

(a) の3ブロックを1ブロックにまとめたプログラム 32個からなる。制御プログラムの各ブロックは、各チ ャンネルでは同一であるが、フィルタパラメータ供給部 201 は、各チャンネル毎に異なるフィルタパラメータ を供給するので、32ch分の楽音信号に対して個々の フィルタ処理を実行することができる。このようにし て、サンプリング周期T内において32ch分の各楽音 信号に対し、それぞれフィルタ処理が行われる。なお、 この実施例では、図9 (b) に示すプログラム32個か らなる制御プログラムを記憶するようにしたが、これに 限らず、図9(a)における3ブロックを1ブロックに まとめたプログラムを1つだけ記憶し、これをサンプリ ング周期T内に32回読み出すように構成しても良い。

【0066】B-2-2:リバーブ効果付加回路の動作 説明

リバーブ効果付加回路は、上述したように、図7 (1) の演算ユニットAあるいは同図(2)の演算ユニットB を時分割によって繰り返し構築することによって構成す ることができる。

【0067】まず、図7 (1) に示す演算ユニットAの 構築動作について説明する。特に、演算ユニットAが、 図6に示す演算ユニット73,74の処理を行う際の動 ク2-6においてフィルタレジスタ55のデータ入力端 50 作について説明する。図10は、図8におけるリバーブ 効果付加処理の具体的な制御プログラムをタイムテーブルとして示したものであり、図9(a)と同様に、詳細には演算部5におけるセレクタ51~54の選択とリバーブレジスタ56の制御とを示す。なお、全加算器57の加算タイミングと乗算器58の乗算タイミングは、制御プログラムとは無関係であるが、説明の便宜上併せて記した。

【0068】この図に示すように、リバーブ効果付加処理における演算ユニットの処理は、フィルタ処理と同様に、3ブロックから構成されており、各ブロックには、0~2までの番号が順次付与され、さらに、各ブロックは、8ステップ(クロック)から構成される。ここでも、説明の便宜上、例えば、2ブロック目の、クロック番号が4であるようなクロックをクロック2ー4と呼ぶことにする。図3に示す演算部5は、図10に示すタイムテーブルにしたがって、次に述べる各動作①~⑦を実行し、図7(1)に示す演算ユニットAの各演算結果Lロ~L17を求める。

## 【0069】① 乗算結果L11の算出

まず、図10に示すようにクロック0-2において、セ 20 レクタ53は入力端Dを選択する。このとき、同セレクタの入力端Dには、クロック0-1においてリバーブレジスタ56から読み出された入力データ $E_1$ が、遅延素子 $D_9$ を介して供給されているので、乗算器58には該入力データが供給される。また、クロック0-1において、セレクタ54はその入力端Cを選択する。このとき該入力端Cには、リバーブパラメータ供給部202からのパラメータREV-COEFが、図7(1)に示す演算ユニットAの係数 $K_4$ として供給されており、遅延素子 $D_6$ を介す結果、クロック0-2において乗算器58には、係数 $K_4$ と入力データ $E_1$ とが供給されることとなり、

### L11=K4 · E1

なる乗算結果しいが算出される。

【0070】この乗算結果LIIは遅延素子3Dを介するので、クロック0-5においてセレクタ51に供給される。このとき、セレクタ51は入力端Bを選択し、また、遅延素子D6を介するので、クロック0-6において乗算結果LIIが全加算器57の入力端Bに供給されることになる。一方、クロック0-5においてセレクタ52はどの入力端も選択しないので、クロック0-6において全加算器57の入力端Aには何も供給されない。したがって、クロック0-6において全加算器57は乗算結果LIIに対して何も加算しないまま出力する。すなわち、乗算結果LIIがそのまま出力される。または、クロック0-5において、セレクタ52が「0」を選択するようにしても良い。

### 【0071】② 乗算結果L12の算出

クロック 0 - 5 においてセレクタ 5 3 は入力端 Dを選択 50

20

し、クロック0-4においてリバーブレジスタ56から入力データ $E_2$ が読み出される。これにより、クロック0-5において該入力データが乗算器58に供給される。また、クロック0-4においてセレクタ54は入力端Cを選択する。このとき、入力端Cに供給されるパラメータREV-COEFは、図7(1)に示す演算ユニットAの係数 $K_5$ である。これにより、クロック0-5において係数 $K_5$ が乗算器58に供給される。したがって、0-5において乗算器58には、係数 $K_5$ と入力データ $E_2$ とが供給されることとなり、

 $L_{12} = K_5 \cdot E_2$ 

なる乗算結果L12が算出される。この乗算結果L12は遅延素子3Dを介するので、クロック1-0においてセレクタ51の入力端Bに供給される。

### 【0072】③ 加算結果L13の算出

次に、クロック1-0においてセレクタ51は入力端Bを選択する。このとき、同セレクタの入力端Bには乗算結果L12が供給されおり、同セレクタの出力には遅延素子D6が接続されているので、クロック1-1において全加算器57の入力端Bには該乗算結果L12が供給されることになる。また、クロック1-0においてセレクタ52は入力端Dを選択する。このとき、同セレクタの入力端Dには、乗算結果L11が供給されている。これは、クロック0-6において全加算器57から出力された乗算結果L11が、遅延素子D2、D3を介して2クロック遅延するためである。これにより、該乗算結果はセレクタ52から遅延素子D1を介して、クロック1-1において全加算器57の入力端Aに供給されることになる。したがって、クロック1-1において全加算器57には乗算結果L11、L12が供給されることになるので、

 $L_{13} = L_{11} + L_{12}$ 

なる加算結果 L13 が算出される。

## 【0073】 ④ 乗算結果 L14 の算出

乗算結果LII、L12の算出と同様に、クロック0-7においてセレクタ53はその入力端口を選択する一方、クロック0-6においてリバーブレジスタ56から入力データE3が読み出される。これにより、クロック0-7において入力データE3が乗算器58に供給される。また、クロック0-6において、セレクタ54は入力端Cを選択する。このとき、入力端Cに供給されるパラメータREV-COEFは、図7(1)に示す演算ユニットAの係数K6である。これにより、クロック0-7において係数K6が乗算器58に供給される。したがって、0-7において乗算器58には、係数K6とレジスタE3のデータとが供給されることとなり、

 $L14 = K6 \cdot E3$ 

なる乗算結果 L14が算出される。この乗算結果 L14は遅延素子 3 Dを介するので、3 クロック遅延してクロック1-2 においてセレクタ 5 1 の入力端 B に供給される。

【0074】⑤ 加算結果L15の算出

次に、図10に示すように、クロック1-2においてセ レクタ51は入力端Bを選択する。このとき、同セレク タの入力端Bには乗算結果L14が供給されているので、 また、同セレクタの出力には遅延素子D6が接続されて いるので、クロック1-3において全加算器57の入力 端Bには該乗算結果LI4が供給されることになる。一 方、クロック1-2においてセレクタ52は入力端Cを 選択する。このとき、同セレクタの入力端Cには、加算 結果L13が供給されている。これは、クロック1-1に おいて全加算器57から出力された加算結果L13が、遅 10 延素子D2 を介して1クロック遅延するためである。こ れにより、該加算結果はセレクタ52から遅延素子DI を介して、クロック1-3において全加算器57の入力 端Aに供給されることになる。したがって、クロック1 3において全加算器57には加算結果L13と乗算結果 L14とが供給されることになるので、

 $L_{15} = L_{13} + L_{14}$ 

なる加算結果LISが算出される。

## 【0075】⑥ 乗算結果Li6の算出

乗算結果L11、L12およびL14と同様に、クロック1-1においてセレクタ53は入力端Dを選択し、クロック1-0においてリバーブレジスタ56から入力データE4が読み出される。これにより、クロック1-1において入力データE4が乗算器58に供給される。また、クロック1-0においてセレクタ54は入力端Cを選択する。このとき、入力端Cに供給されるパラメータREV-C0EFは、図7(1)に示す演算ユニットAの係数K1である。これにより、クロック1-1において係数K1が乗算器58に供給される。したがって、1-1において乗算器58には、係数K1と入力データE4とが供給されることとなり、

### L16=K7 · E4

なる乗算結果 L16 が算出される。この乗算結果 L16 は遅延素子 3 Dを介するので、3 クロック遅延してクロック1-4 においてセレクタ 5 1 の入力端 B に供給される。 【0076】 の 加算結果 L17 の算出

次に、クロック1-4においてセレクタ51は入力端Bを選択する。このとき、同セレクタの入力端Bには乗算結果L16が供給されているので、また、同セレクタの出力には遅延素子D6が接続されているので、クロック1-5において全加算器57の入力端Bには該乗算結果が供給されることになる。一方、クロック1-4においてセレクタ52は入力端Cを選択する。このとき、同セレクタの入力端Cには、加算結果L15が供給されている。これは、クロック1-3において全加算器57から出力された加算結果L15が、遅延素子D2を介して1クロックタ52から遅延素子D1を介して、クロック1-5において全加算器57の入力端Aに供給されることになる。

22 【0077】したがって、クロック1-5において全加

算器57には加算結果L15と乗算結果L16とが供給されることになるので、

 $L_{15} = L_{15} + L_{16}$ 

なる加算結果 L11が算出される。この加算結果 L11は、 遅延素子 D2、 D5を介し 2 クロック遅延してリバーブレ ジスタ 5 6 に出力データ F1として書き込まれる。

【0078】このようにして各演算結果L11~L17が求められる演算ユニットAを、図6に示す演算ユニット70~74に対応させ、図8に示すように3ブロックの期間毎に動作させる。例えば、演算ユニットAを用いて演算ユニット73の処理を行う際には、演算ユニットAにおける入力データE1~E4の読出タイミングにおいて、それぞれに対応する遅延データDC2,DC4,DC6,DC8が、リバーブレジスタ56から読み出される。これは、アドレスREV-adとしてアドレスA2,A4,A6,A8をそれぞれ指定することによって行われる。さらに、パラメータREV-COEFの係数K4~K1は、各供給タイミングにおいて、演算ユニット73における係数C5,C1,C9,C11として供給される。そして、演算ユニットAによる出力データE1が、演算ユニット73の加算結果E1C1としてリバーブレジスタ56に一時的に記憶

【0079】同様に、演算ユニットAを用いて演算ユニット74の処理を行う際には、演算ユニットAにおける入力データE1~E4の読出タイミングにおいて、それぞれに対応する遅延データDC3,DC5,DC1,DC9が、リバーブレジスタ56から読み出される。これは、アドレスREV-adとしてアドレスA3,A5,A1,A9をそれぞれ指定することによって行われる。さらに、パラメータREV-COEFである係数K4~K1は、各供給タイミングにおいて、演算ユニット74における係数C6,C8,C10,C12として供給される。そして、演算ユニットAによる出力データF1が、演算ユニット74の加算結果TC2としてリバーブレジスタ56に一時的に記憶される。

【0080】次に、演算ユニットAによって、演算ユニット70~72(図6参照)の処理を行う際の動作について説明する。この場合、演算ユニット73,74との40相違は、演算ユニットAにおける入力データEIが、演算ユニット70,72ではL信号となり、演算ユニット71では、R信号となる点である。図10に示すタイムテーブルのクロック0~2では、セレクタ53がその入力端Dを選択するようになっているが、この相違点に対処するために、演算ユニット70~72の処理が行われる際には、セレクタ53はその入力端Aを選択するようになっている。この際に、パンニング回路13(図1参照)は、演算ユニット70,72が実行されるときにはL信号を、また、演算ユニット71が実行されるときにはR信号を、また、演算ユニット71が実行されるときには

【0081】また、演算ユニット70~72では、演算 ユニットAにおける入力データE4とこの入力データE4 への乗算係数とは、それぞれ「×」、「O」である。こ の実施例において演算ユニットAによって演算ユニット 70~74の処理を行う場合には、クロック1-1にお いてセレクタ53へは選択信号を供給しないようにして いる。この場合にセレクタ53では、不特定の入力端が 選択されるが、この実施例では、クロック1-0におい てセレクタ54の入力端Cへ、パラメータREV-COEFとし て供給される係数 K1 を、演算ユニット70 における乗 算係数にしたがって「0」としている。この結果、該係 数は、遅延素子D6 を介して供給されるので、乗算器5 8にはクロック1-1において供給される。これによ り、乗算器58の乗算結果は強制的に「0」となり、こ れを演算ユニットAにおける乗算結果L15としている。 【0082】同様に、演算ユニット72では、演算ユニ ットAにおける入力データE3と この入力データE3へ の乗算係数とは、それぞれ「×」、「O」である。この 場合、クロック0-7においてセレクタ53には選択信 号が供給されず、クロック0-6においてセレクタ54 の入力端Cへ、パラメータREV-COEFとして供給される係 数K6 を、演算ユニット70における乗算係数にしたが って「0」としている。この結果、該係数は、遅延素子 D6 を介して供給されるので、乗算器58にはクロック 0-7において供給され、乗算器58の乗算結果は強制 的に「O」となる。これを演算ユニットAにおける乗算 結果L14としている。このように、この実施例では、パ ラメータREV-COEFとして供給される係数K6, K1を、そ の供給タイミングにおいて「0」とすることによって、 演算ユニット70~72における入力データ「×」およ び乗算係数「0」の処理に対処している。

【0083】また、演算ユニット70,71における各 乗算係数C23, C24は、図5に示すリバーブ効果付加回 路を見ても判るように、リバーブにおけるL、R出力の 大きさを決定する乗算器TC23, TC24にそれぞれ供給 されている。すなわち、演算ユニットAによる演算ユニ ット70, 71の処理において、乗算係数C23, C 24は、パラメータREV-COEFではなく、パラメータREV-VO Lの係数K6として供給される。したがって、演算ユニッ トAによって演算ユニット70の処理を行う際には、図 10とは異なり、セレクタ54はクロック0-6におい てその入力端Dを選択するとともに、クロック0-5に おいてパラメータREV-VOLの係数K6として乗算係数C23 が、セレクタ54の入力端Dに供給されるようになって いる。同様に、演算ユニットAによって演算ユニット7

24

4はクロック0-6においてその入力端Dを選択すると ともに、クロック0-5においてパラメータREV-VOLの 係数K6として乗算係数C24が、セレクタ54の入力端 Dに供給されるようになっている。

【0084】このように演算ユニットAを用いた処理で も、演算ユニット70~74の相違によって、各セレク タ51~54への選択およびリバーブレジスタ56への 書込/読出制御が、図10に示すタイムテーブルとは異 なる場合があるが、基本的には、図3に示す演算部5

は、このタイムテーブルにしたがって制御され、演算ユ ニットAの演算を演算ユニット70~74の各々に対応 させて繰り返し行なう。

【0085】また、演算部5は図11に示すタイムテー ブルにしたがって、図7(2)における演算ユニットB の各演算結果L18~L23を求める。この図におけるタイ ムテーブルと図10におけるタイムテーブルとの相違 は、次のとおりである。すなわち、この相違は、(A) クロック1-3において、加算結果L20が、出力データ F2としてリバーブレジスタ53へ書き込まれる点、お よび(B) クロック1-2において、乗算結果L22にな にも加算しない状態の乗算結果 L21を加算させるため に、セレクタ52は未選択となる点、である。他は演算 ユニットAと同様に、演算部5は、図11におけるタイ ムテーブルにしたがって制御され、演算ユニットBの演 算を演算ユニット75,76の各々に対応させて繰り返 し行なう。

【0086】演算部5は、図8に示すように、演算ユニ ット70~76演算を演算ユニットA、Bに対応させて 順次実行する。すなわち、演算部5は、ブロック0~2 の期間に演算ユニット70を実行し、1ブロック(8ク ロック) 遅延して演算ユニット71を実行し、同様にし て、演算ユニット76までを実行する。このようにし て、演算部5は、1サンプリング周期Tにおいて演算ユ ニット70~76を実行するので、パンニング回路13 (図1参照) のL、R信号に対するリバーブ効果付加処 理を行うことになる。このため、リバーブ効果付加処理 制御信号メモリ222に記憶される制御プログラムは、 演算ユニット70~76のタイムテーブルの同タイミン グにおけるブロック (例えば、演算ユニット70の第3 番目のブロック、演算ユニット71の第2番目のブロッ クおよび演算ユニットの第1番目のブロック)を互いに 重ね合わせた1つの制御プログラムからなる。

【0087】上述したように、演算部5は、1サンプリ ング周期Tにおいて0~31chの楽音信号に対するフ ィルタ処理と演算ユニット70~76によるリバーブ効 果付加処理とを時分割に行なうものである。このとき、 図9~11から実際に試してみれば明らかなように、演 算部5においてセレクタ51~54の選択制御と、フィ ルタレジスタ54の読出・書込制御と、リバーブレジス 1の処理を行う際には、図10とは異なり、セレクタ5 50 タ56の読出・書込制御とは、各クロックにおいて1箇 所も重なることがない。例えば、図8におけるサンプリ ング周期の2ブロック目では、0~2 c h の楽音信号へ のフィルタ処理と演算ユニット70~72の処理とは、 同時に進行することになるが、全加算器57,乗算器5 8の演算タイミングは、クロックレベルにおいて重なる ことがない。これは、演算部5における各セレクタ51 ~54、全加算器57および乗算器58の間に遅延素子 を設けたことによって達成されている。また、演算アル ゴリズムの単位としてフィルタ処理を各チャンネル毎に 分解し、あるいはリバーブ効果付加処理を演算ユニット に分解して、これら各演算アルゴリズムを所定時間ずつ 遅延して実行することによって、異なる入力データを時 分割に処理して、互いに干渉し合うことなく出力するこ とができる。さらに、フィルタ処理とリバーブ効果付加 処理とを同一の演算部5によって時分割に行なうので、 回路構成を簡略化することができる。

【0088】なお、上述した実施例では、演算部5が演算ユニット70~76の演算を行うことによって、等価的に図5に示すリバーブ効果付加回路を構築したが、上述したように、空きの演算処理ユニットが25個(=32-7)あるので、各スロットの制御が重ならない限り、より複雑なリバーブ付加回路を構築することができる。

【0089】なお、上述した実施例では、楽音信号にフィルタ処理が付加された後に、リバーブ効果が付加される構成としたが、制御プログラムを書き換えることによって、コーラス、フランジャー、ディストーション、あるいはエキサイター等の効果を付加するように構成しても良い。また、上述した実施例に限らず、各々効果を付加すべき楽音信号は全く別であっても良い。また、同一の楽音信号に対し異なる効果を各々並列的に付加するよう構成しても良い。さらに、上述した実施例では、楽音信号に2種類の効果を付加するようにしたが、3種類以上でも良い。また、この場合には、付加可能なN種類の効果のうちの任意のn(n≦N)種類の効果のみを楽音信号に付加できるようにしても良い。

## [0090]

【発明の効果】以上説明したこの発明によれば、演算器への入力データは、遅延手段によるデータの遅延と、演算毎に対応する制御プログラムに基づく選択器の選択と第2の記憶手段における演算結果の書込・読出とによって、混在することなく供給されるので、異なる演算結果

26

を時分割に同時に算出することが可能となる。したがって、複数の異なる処理を並列的に行なうことができるので、処理速度の高速化が可能になり、しかも、制御プログラムによっては、演算器の使用効率を100%とすることができる。すなわち、複数の異なる処理を行なう場合でも高速に処理すること、および、演算器の使用効率を高くすることが可能となる。

## 【図面の簡単な説明】

【図1】 この発明の一実施例を用いた電子楽器の構成 を示すプロック図である。

【図2】 図1における演算制御信号発生部10の詳細構成を示すブロック図である。

【図3】 図1における演算部5の詳細構成を示すブロック図である。

【図4】 演算部5において時分割にて構築されるディジタルフィルタの構成を示すブロック図である。

【図5】 演算部5において時分割にて構築されるリバーブ効果付加回路の構成を示すブロック図である。

【図6】 図5におけるリバーブ効果付加回路を演算ユ20 ニットに分解した構成を示すブロック図である。

【図7】 図6における演算ユニットの構成を示すブロック図である。

【図8】 サンプリング周期T内における各チャンネルのフィルタ処理のタイムテーブルとリバーブ効果付加処理の演算ユニットのタイムテーブルとを示す概念図である。


【図9】 (a)は、0chの楽音信号にフィルタ処理を付加する場合の演算部5の制御内容を示すタイムテーブルであり、(b)は、図2におけるフィルタ処理制御30 信号メモリ221 に記憶される制御プログラムの制御内容を示すタイムテーブルである。

【図10】 演算ユニットAを演算する場合の演算部5の制御内容を示すタイムテーブルである。

【図11】 演算ユニットBを演算する場合の演算部5の制御内容を示すタイムテーブルである。


## 【符号の説明】

221……フィルタ処理信号メモリ,222……リバーブ 効果付加処理制御信号メモリ(第1の記憶手段)、21 1,212……読出制御回路(読出手段)、51~54… 10 …セレクタ(選択器)、57……全加算器,58……乗 算器(演算器)、D1~D9,3D……遅延素子





, r: "):





【図4】







【図10】

		0																	2								
CLOCK	0	1	2	3	4	5	6	7	0		2	3	4	5	6	7	0	1	2	3	4	5	6	7			
セレクタ51						В			В		В		В														
セレクタ52				П	Г	1	Г		D		С		C											П			
全加算器 5 7 の動作							X			X		X		X					·		Г			П			
セレクタ53			D			D		٥		D		Г									Г						
セレクタ54		С			С		C		C												Г						
乗算器58の動作	П		X			X		X		X								Γ	Г		Г						
リバーブレジスタ56のP/W指示		R			R		R		R							8											

Xは演算器を使用していることを示す / 未選択



【図6】





.::H: .


【図11】

2.225		0									1									2							
CLOCK	O	_	2	3	4	5	6	7	0	1	2	3	4	5	6	7	0		2	3	4	5	6	7			
セレクタ51						В			В		В		В														
セレクタ52						/			٥		/		C							Γ							
全加算器57の動作	·						X			X		X		X													
セレクタ53			۵			۵		D		a									Г								
セレクタ54		С			C		U		C																		
乗算器58の動作			X			X		X		X													П				
リハ´-プレジスタ56のPYW指示		R			R		R		R			W				W											

Xは演算器を使用していることを示す / 未選択







【図9】

(a)

										1								2								
	0	1	2	3	4	5	6	7	0		2	3	4	5	6	7	0		2	3	4	5	6	7		
セレクタ51								C		Δ					B					В				Г		
セレクタ52	Γ				Г			8		Α			П		Α					Α	1		Г	Г		
全加算器57の動作		Γ							X		X					X					X					
セレクタ53				Г	C							В					В		Г					Г		
セレクタ54		Π		Α							В					В			Т	Г	Г			Г		
乗算器58の動作					X							X					X							Г		
7ィルタレジ スタ 5 5 の R/W指示				R					R					R				W	R				W			

- B : S U B [1]

(b)

	L			Ç	)					• • • • • • • •	31		
	0	1	2	3	4	5	6	7					
セレクタ51		Α		В			В	С			·		
セレクタ52	Г	Α		A			Α	В					
全加算器57の動作	X		X		X			X	_				
セレクタ53	В			В	C				"		",		
セレクタ54			В	Α				В					
乗算器58の動作	X			X	X								
7ィルタレジ スタ 5 5 の RW 指示	R	W	R	R		R	3						